西安紫光國芯半導體有限公司模擬設計服務團隊，旨在為客戶提供完整的模擬/混合信號IP所需全流程設計服務，涵蓋了從IP設計規格（SPEC）定義，電路設計，全定制版圖設計到最終交付代工廠生產數據（GDS）的輸出，以及后續芯片測試支持；也包括混合信號IP中數字模塊的設計（RTL）和驗證，行為級模型（Behavior Model）建立以及最終數字后端實現；本團隊具有大量豐富經驗的模擬集成電路設計師（平均工作年限大于8年）和全定制模擬版圖設計師（平均工作年限大于10年）。
服務內容
• 模擬IP的電路設計服務（從SPEC定義到電路設計數據輸出）
• 混合信號IP的電路設計服務（從SPEC定義到電路設計數據輸出）
• 模擬IP全定制版圖設計服務（從電路輸入到GDS/LEF輸出）
• 混合信號IP中的數字模塊RTL設計，驗證以及后端的半定制實現
• 模擬IP和混合信號IP的行為級模型建立和驗證
• 模擬IP和混合信號IP的芯片測試支持
我們的能力
團隊能力
• 模擬電路設計團隊擁有大量經驗豐富的資深模擬電路和混合信號電路設計師，平均的工作年限大于8年，具有豐富的芯片量產和測試支持經驗(涵蓋時鐘類，電源管理類，高速接口類等多個領域)。
項目經驗
• DRAM: > 38 項目流片、量產，負責DRAM PHY 和 Device中電源管理類模塊（BGR、Charge Pump、LDO、POR），時鐘類模塊（OSC、DLL、PLL）和IO類模塊（Receiver、OCD、ODT、ESD）等設計、驗證和測試支持工作。
• Baseband: > 6 項目流片、量產，負責基帶芯片中電源管理類IP（BGR、LDO）和時鐘類IP（OSC、PLL: 整數和小數）等設計、驗證和測試支持工作。
• CPU: > 2 項目流片、量產，負責低功率內核中模擬IP（Power gate、XTAL、LC-PLL、Ring-PLL、DLLs、低噪聲LDO、高速LDO、SD-ADC、Temp Sensor、Clock Divider etc.）的設計、驗證和測試支持工作。
• FPGA：> 6 項目流片、量產，負責FPGA中模擬IP（XTAL、PLL、OSCs、BGR、LDOs、LVDS、SAR ADC、RX etc.）的設計、
• 驗證和測試支持工作。
• MCU、NFC、Wireless Charger：> 6 項目流片、量產，負責模擬IP（DC-DC、PLL、LDOs、XTAL、OSCs、VDT、TD、CMP、OPA、POR、BGR）的設計、驗證和測試支持工作。
電路設計基本流程
陜ICP備14006572號 
陜公網安備 61019002001302號
